PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-142777

(43)Date of publication of application: 25.05.2001

(51)Int.CI.

G06F 12/06 GO6F 15/177

(21)Application number: 11-327436

(71)Applicant : NEC KOFU LTD

(22)Date of filing:

17.11.1999


(72)Inventor: HOSAKA YURI

(54) SYSTEM AND DEVICE FOR PROCESSING INFORMATION AND NETWORK CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To dissolve a problem that performance is deteriorated for the portion of buffer reading control in a system where request tag information is registered in a request tag holding buffer as compared with a carrying-around system among devices.

SOLUTION: The system is adopted as the one for executing carrying-around among the devices, where a request tag holding buffer is not arranged in a network controller, request tag information of a main storage access instruction which is issued from an arithmetic processor is carried-around among the devices and request information is carried-around among the devices by folding into a plurality of lines by request kind in order not to increase the number of interfaces among the devices. A request line control part 11 for variably controlling a request line configuration by request kind and a reply request line control part 5 are set in a network device.



LEGAL STATUS

[Date of request for examination]

11.10.2000

[Date of sending the examiner's decision of

12.11.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-142777 (P2001-142777A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7		
G06F	12/06	
	15/177	

酸別配号 550 676 FΙ

C 0 6 F 12/06

15/177

デーマコート*(参考) 550人 58045

676A 5B060

審査請求 有 請求項の数7 OL (全 9 頁)

(21)出顧番号

特願平11-327436

(22)出顧日

平成11年11月17日(1999.11.17)

(71)出願人 000168285

甲府日本電気株式会社山梨県甲府市大津町1088-3

(72)発明者 保坂 由利

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5B045 BB16 BB17 BB28 BB29 BB42


5B060 AC19 CA17

(54) 【発明の名称】 情報処理システム、情報処理装置、ネットワーク制御装置

(57)【要約】

【課題】 リクエストタグ情報をリクエストタグ保持バッファに登録する方式では、装置間で持ち回る方式に比べてバッファ読み出し制御分だけ性能が低下するという問題があった。

【解決手段】 ネットワーク制御装置内にリクエストタグ保持バッファを設けず、演算処理装置から発行された主記憶アクセス命令のリクエストタグ情報は装置間で持ち回り、装置間のインターフェース数は増加させないようにリクエスト情報をリクエスト種別により複数ラインに折り畳んで装置間を持ち回る方式とし、リクエスト種別により、リクエストライン構成を可変制御するリクエストライン制御部4、リプライリクエストライン制御部5をネットワーク装置内に設定する。



【特許請求の範囲】

【請求項1】 複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置において、前記主記憶のアクセス命令のリクエスト情報を、折りたたんで主記憶装置へ出力することを特徴とするネットワーク制御装置。

【請求項2】 複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置において、

前記演算処理装置から発行された第一のライン数のラインから構成される前記主記憶のアクセス命令のリクエストを、リクエスト種別により前記複第一のライン数より少ない第二のライン数のリクエストを主記憶装置へ出力し、主記憶装置アクセス中持ちまわり、前記主記憶装置からの前記第二のライン数のリプライを前記第一のライン数を有するリプライに伸張し演算処理装置へ出力することを特徴とするネットワーク制御装置。

【請求項3】 複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置において、

前記演算装置は第一のライン数を有するリクエストを前記ネットワーク制御装置へ出力し、前記主記憶装置は前記第二のライン数のリプライを前記ネットワーク制御装置へ出力し、

ネットワーク制御装置は、複数のクロスバと、複数のレジスタと、リクエストライン制御部と、リプライリクエスト制御部から構成され、

前記リクエストライン制御部は、前記第一のライン数の リクエスト受け付けレジスタと、前記リクエストの種別 を判別するリクエストライン構成判別部と、前記リクエ ストを前記第二のライン数に縮小して前記リクエスト受け付けレジスタから出力する制御を行うリクエスト受け 付けセレクト信号生成部から構成され、

前記リプライリクエスト制御部は、前記第一のライン数のリプライリクエスト受け付けレジスタと、前記リクエストの種別を判別するリプライリクエスト種別判別部と、前記リプライを前記第一のライン数に伸張して前記リプライ受け付けレジスタから出力する制御を行うリプライリクエストライン構成判別部から構成されることを特徴とするネットワーク制御装置。

【請求項4】 前記第一のライン数が2、4または5、 前記第二のライン数が1であることを特徴とするネット ワーク制御装置。

【請求項5】 演算処理装置と主記憶装置とを請求項 1、2、3または4記載のネットワーク制御装置で結合 したことを特徴とする情報処理装置。

【請求項6】 複数の演算処理装置と複数の主記憶装置とを請求項1、2、3、または4記載のネットワーク制御装置で結合したことを特徴とする情報処理装置。

【請求項7】 入出力制御装置と請求項5または6記載の情報処理装置を接続したことを特徴とする情報処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は並列処理を必要とする情報処理装置に関し、複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置に関する。

[0002]

【従来の技術】図8は、特許第2731761号「ネットワーク制御装置」の構成を示すブロック図である。特許第2731761号では、ネットワーク制御装置1と主記憶装置3のインタフェース部分において、インタフェース数の大きなリクエストのタグ情報は持ち回らず、ネットワーク制御装置内にリクエストタグ保持バッファ18を設け、そのバッファにタグ情報を保持し、装置間ではリクエストタグ情報の代わりに、インタフェース数の少ないリクエストタグ保持バッファの登録アドレス情報WA17をリクエストのID情報として出力レジスタ9にセットし、装置間を持ち回ることによって、装置間のインタフェース数の削減を図っていた。

[0003]

【発明が解決しようとする課題】特許第2731761号では、従来のネットワーク制御装置44内にリクエストタグ保持バッファ18を設けているため、システムを構成している演算処理装置1と主記憶装置3の構成数が増大すると、ネットワーク制御装置のハードウェア量とネットワーク制御装置と主記憶装置間のインタフェース数も増大し、システムを構成することが物理的に不可能になってしまうという問題があった。

【0004】また、リプライリクエスト処理において、必ずリクエストタグ保持バッファ18の読み出し処理を必要とするため、主記憶装置装置3から従来のネットワーク制御装置44へのリプライリクエストは、まずリプライリクエスト受け付けレジスタ14にセットされた後で、ID情報をリクエストタグ保持バッファ18の読み出しを行い、リクエストタグ保持バッファ18の読み出しを行い、リクエストレジスタ19にリクエストタグ情報をセットしてからリプライタグクロスバ12を通過させ、リプライタグ出力レジスタ10にセットする手順となるため、リクエストタグ情報を装置間で持ち回る方式に比べてバッファ読み出し制御分だけ性能が低下するという問題があった。

【0005】また、この構成では、対主記憶インタフェース対応にバッファを設ける必要があり、ネットワーク制御装置のハードウェア量が増加してしまうという問題が発生する。

[0006]

【課題を解決するための手段】本発明第一のネットワーク制御装置は、複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置において、前記主記憶のアクセス命令のリクエスト情報を、折りたたんで主記憶装置へ出力することを特徴とする。

【0007】本発明第二のネットワーク制御装置は、複数の演算処理装置と複数の主記憶装置を接続するネットワーク制御装置において、前記演算処理装置から発行された第一のライン数のラインから構成される前記主記憶のアクセス命令のリクエストを、リクエスト種別により前記第一のライン数より少ない第二のライン数のリクエストを主記憶装置へ出力し、主記憶装置アクセス中持ちまわり、前記主記憶装置からの前記第二のライン数のリプライを前記第一のライン数を有するリプライに伸張し演算処理装置へ出力する。

【0008】本発明第三のネットワーク制御装置は、複 数の演算処理装置と複数の主記憶装置を接続するネット ワーク制御装置において、前記演算装置は第一のライン 数を有するリクエストを前記ネットワーク制御装置へ出 カし、前記主記憶装置は前記第二のライン数のリプライ を前記ネットワーク制御装置へ出力し、ネットワーク制 御装置は、複数のクロスバと、複数のレジスタと、リク エストライン制御部と、リプライリクエスト制御部から 構成され、前記リクエストライン制御部は、前記第一の ライン数のリクエスト受け付けレジスタと、前記リクエ ストの種別を判別するリクエストライン構成判別部と、 前記リクエストを前記第二のライン数に縮小して前記リ クエスト受け付けレジスタから出力する制御を行うリク エスト受け付けセレクト信号生成部から構成され、前記 リプライリクエスト制御部は、前記第一のライン数のリ プライリクエスト受け付けレジスタと、前記リクエスト の種別を判別するリプライリクエスト種別判別部と、前 記リプライを前記第一のライン数に伸張して前記リプラ イ受け付けレジスタから出力する制御を行うリプライリ クエストライン構成判別部から構成される。

【0009】本発明第四のネットワーク制御装置は、本発明第三のネットワーク制御装置であって、前記第一のライン数が2、4または5、前記第二のライン数が1である。

【0010】本発明第一の情報処理装置は、演算処理装置と主記憶装置とを本発明第一、第二、第三、又は第四のネットワーク制御装置で結合した。

【0011】本発明第二の情報処理装置は、複数の演算処理装置と主記憶装置と入出力装置を本発明第一、二、三、又は四ネットワーク制御装置で結合した。本発明の情報処理システムは、入出力制御装置と本発明第一または第二の情報処理装置を接続した。

[0012]

【発明の実施の形態】次に、本発明の実施の形態の情報 処理装置について図面を参照して詳細に説明する。

【0013】まず、本発明の実施の形態の情報処理装置の構成について説明する。図1は、本発明実施の形態の情報処理装置の構成を示すブロック図である。 図2は、本発明実施の形態のリクエストのライン構成を実際に2、4または5ライン構成としたときのリクエストラ

イン制御部4の構成を示すブロック図である。図3は、本発明実施の形態のリクエストのライン構成を実際に2、4または5ライン構成としたときのリプライリクエストライン制御部5の構成を示すブロック図である。図6は、本発明実施の形態の2、4、5ライン構成のリクエストの構成を示す図である。

【0014】本発明の実施の形態の情報処理装置は、演算処理装置1、主記憶装置3、ネットワーク制御装置2から構成される演算処理装置1は、主記憶装置3へのアクセス命令を発行し、演算を行う。ネットワーク制御装置2は、演算処理装置1と主記憶装置3を接続する。主記憶装置3は、演算処理装置1での演算結果を格納する。

【0015】演算処理装置1は、演算装置出力レジスタ 101、演算装置タグ入力レジスタ102、演算装置デ ータ入力レジスタ103を用いてネットワーク制御装置 3とインタフェースする。主記憶装置3は、主記憶リク エスト受け付けレジスタ15、主記憶リプライリクエス ト出力レジスタ16によりネットワーク制御装置3とイ ンタフェースする。また、主記憶33、主記憶レジスタ 31を有する。ネットワーク制御装置2は、リクエスト ライン制御部4、リプライリクエストライン制御部5、 リクエスト受け付けレジスタ6、タグクロスバ7、デー タクロスバ8、出力レジスタ9、リプライタグ出力レジ スタ10、リプライデータ出力レジスタ11、リプライ タグクロスバ12、リプライデータクロスバ13、リプ ライリクエスト受け付けレジスタ14から構成される。 【0016】リクエストライン制御部4は、演算処理装 置1からのリクエストをリクエストのライン構成によっ て制御を行う制御部である。リクエストライン制御部4 は、リクエスト受け付けVビットレジスタ04a、リク エスト受け付けVビットレジスタ14b、リクエスト受 け付けVビットレジスタ24c、リクエスト受け付けV ビットレジスタ34d、リクエスト受け付けVビットレ ジスタ44e、リクエスト受け付けレジスタ04f、リ クエスト受け付けレジスタ14g、リクエスト受け付け レジスタ24h、リクエスト受け付けレジスタ34i、 リクエスト受け付けレジスタ44」、から構成される。 リクエスト受け付けVビットレジスタ05c、リクエス ト受け付けVビットレジスタ15d、リクエスト受け付 けVビットレジスタ25eは、リクエストの1stライ ン目を受け付けていることを示すレジスタである。リク エスト受け付けレジスタ05f、リクエスト受け付けレ ジスタ15g、リクエスト受け付けレジスタ25h、リ クエスト受け付けレジスタ35i、リクエスト受け付け レジスタ45jは、リクエストをネットワーク制御装置 内で受け付けるためのレジスタである。リクエストライ ン構成判別部4kは、リクエストのライン構成をリクエ ストコードから判別する機能部である。リクエスト受け 付けセレクト信号生成部41は、リクエストのライン数 によってリクエスト受け付けレジスタ0~4への入力の セレクト信号を生成する機能部である。

【0017】リプライリクエストライン制御部5は、主記憶装置3からのリプライリクエストをリクエストのライン構成によって制御を行う制御部である。リプライリクエストライン制御部5は、リプライリクエスト受け付けVビットけ可能レジスタ5a、リプライリクエスト受け付けVビットレジスタ05c、リプライリクエスト受け付けVビットレジスタ15d、リプライリクエスト受け付けVビットレジスタ25e、リプライリクエスト受け付けレジスタ15g、リプライリクエスト受け付けレジスタ15g、リプライリクエスト受け付けレジスタ15g、リプライリクエスト受け付けレジスタ35i、リプライリクエスト受け付けレジスタ35i、リプライリクエスト受け付けレジスタ45j、リプライリクエスト種別判別部5k、リプライリクエストライン構成判別部51から構成される。

【0018】リプライリクエスト受け付け可能レジスタ 5 a は、リプライリクエストが受け付け可能なタイミング、または、リクエストの1 s t ライン目を受け付けている状態であることを示し、リプライリクエストライン構成判別レジスタ5 b はリプライリクエストの種別を判別できるタイミングであることを示すレジスタである。リプライリクエスト受け付けVビットレジスタ0~2 は、リプライリクエストの1 s t ライン目を受け付けていることを示し、リプライリクエスト受け付けレジスタ0~4 はリプライリクエストをネットワーク制御装置2内で受け付けるためのレジスタである。リプライリクエスト種別判別部5 k リプライリクエストの種別をリクエストコードにより判別し、リプライリクエストライン構成判別部51でリプライリクエストのライン構成を判別する。

【0019】リクエスト受け付けレジスタ6は、演算処 理装置1から発行されたリクエストを受け付けるレジス タ、7タグクロスバリクエストのタグ情報をセレクトす るクロスバ機能部、データクロスバ8はリクエストのデ ータ部分をセレクトするクロスバ機能部、出力レジスタ 9は、主記憶装置3にリクエストを出力するためのレジ スタ、リプライタグ出力レジスタ10、リプライタグの 演算処理装置1への出力レジスタ、リプライデータ出力 レジスタ11は、リプライデータの演算処理装置1への 出力レジスタ、リプライタグクロスバ12は、リプライ タグ情報をセレクトするためのクロスバ機能部、リプラ イデータクロスバ13は、リプライデータをセレクトす るためのクロスバ機能部、リプライリクエスト受け付け レジスタ14は、主記憶装置3からリプライされたリク エストをネットワーク制御装置2内で受け付けるための レジスタである。

【0020】主記憶リクエスト受け付けレジスタ15 は、主記憶装置3のリクエストを受け付けるためのレジ スタ、主記憶リプライリクエスト出力レジスタ16は、 主記憶装置3からネットワーク制御装置2にリクエスト をリプライするためのレジスタである。

【0021】次に本発明の実施の形態の情報処理装置の動作について説明する。

【0022】演算処理装置1で発行される2ライン構成リクエストはタグ情報とアドレス情報により構成され、4ライン構成リクエストと5ライン構成リクエストはタグ情報、アドレス情報とデータにより構成されている。主記憶装置3からの2ライン構成リプライリクエストは、タグ情報により構成され、4ライン構成リプライリクエストと5ライン構成リプライリクエストは、タグ情報とデータにより構成されている。

【0023】まず、演算処理装置1で主記憶アクセス命令のリクエストが発行されると、ネットワーク制御装置2内のリクエスト受け付けレジスタ6でリクエストを受け取り、リクエストのタグ情報はタグクロスバ7で、データはデータクロスバ8でセレクトされ、出力レジスタ9にリクエストを出力する。

【0024】出力レジスタ9のリクエストは、リクエストのライン構成に応じてリクエストライン制御部4で制御され、主記憶装置3に転送される。

【0025】主記憶装置3からリクエストがリプライされると、ネットワーク制御装置2内のリプライリクエストライン制御部5でリクエストのライン構成に応じて制御が施され、リプライリクエスト受け付けレジスタ14にリプライリクエストが出力される。リプライリクエスト受け付けレジスタ14にリプライリクエストがあると、タグ情報はリプライタグクロスバ12で、データはリプライデータクロスバ13でセレクトされ、リプライタグ出力レジスタ10、リプライデータ出力レジスタ11に出力され、演算処理装置1に転送される。

【0026】ここで、リクエストのライン構成が可変であるため、演算処理装置1→主記憶装置3では1ライン構成のリクエストを2,4または5ライン化し、主記憶装置3→演算処理装置1では、2,4または5ライン構成のリクエストを1ライン化する必要がある。そこで、演算処理装置1から主記憶装置3にアクセスする場合は、リクエストライン制御部4で1ライン構成のリクエストをリクエストの種別によって、2,4または5ライン化する。また、主記憶装置3から演算処理装置1にリプライがある場合は、リプライリクエストライン制御部5でリクエスト種別によって、2,4または5ライン構成のリクエストを1ライン化する。

【0027】リクエストライン制御部4では、出力レジスタ9からのリクエストをリクエストライン構成判別部4kでリクエストコードからリクエストのライン数を判別し、リクエストのライン数に応じてリクエスト受け付けVビットレジスタ0~44a~eを"1"にする。リクエスト受け付けレジスタ0~44f~jは、リクエ

スト受け付けセレクト信号生成部41によって作られた セレクト信号によって、新しいリクエストの受け付けを 行うかを決定する。

【0028】このようにして、1ライン構成のリクエストが2、4または5ライン化され主記憶装置3へ転送されていく。リプライリクエストライン制御部5では、リプライリクエスト受け付け可能レジスタ5aが"1"であるときに、リクエストが受け付けられる。また、リプライリクエストを受け付けたタイミングでもリプライリクエスト受け付け可能レジスタ5aは"1"となる。

【0029】リプライリクエスト受け付け可能レジスタ5aが"1"で、リプライリクエスト受け付けレジスタ05fにリプライリクエストがあるときは、リプライリクエスト種別判別部5kでリクエストコードによってリクエスト種別を判別する。

【0030】リプライリクエスト種別が判別されると次のタイミングでリプライリクエストライン構成判別レジスタ5bが"1"となり、リプライリクエスト受け付けレジスタ15gにリプライリクエストの1stラインが入る。リプライリクエストライン構成判別レジスタ5bが"1"のとき、リプライリクエストライン構成判別部51でリクエストコードにより、リプライリクエストのライン数が判別できる。

【0031】リプライリクエスト受け付けVビットレジスタ0~25c~e、リプライリクエスト受け付けレジスタ2~45h~jは、リプライリクエストのライン数によって動作が異なる。このようにして、2,4または5ライン構成の可変なリクエストを1ライン化して演算処理装置1に転送する。

【0032】次に、本発明の実施の形態の動作について図面を参照して説明する。

【0033】図2のリクエストライン制御部4の動作について、図4のタイムチャートを用いて説明する。図4は、本発明実施の形態のリクエストライン制御部4内部の動作を示すタイムチャートである。

【0034】まず、演算処理装置1から発行された2ライン構成リクエストAが出力レジスタ9に入ると、リクエストライン構成判別部4kでリクエストのライン構成とリクエストライン制御部4の先行リクエストの有無を判別する。この場合、リクエストライン制御部4には先行するリクエストが存在しないため、次のタイミングでリクエストAの1stラインはリクエスト受け付けレジスタ34iに格納される。その次のタイミングでリクエストAの1stラインが主記憶リクエスト受け付けレジスタ15に出力される。リクエストAの1stラインが主記憶装置3に出力されると、次のタイミングでリクエストAの2ndラインが主記憶リクエスト受け付けレジストAの2ndラインが主記憶リクエスト受け付けレジスタ15出力される。

【0035】次に4ライン構成リクエストBが出力レジ

スタ9に入ると、リクエストライン構成判別部4kでリ クエストのライン構成数と先行リクエストAがリクエス トライン制御部4に存在することが判別できる。リクエ ストBの場合、リクエストAが先行リクエストとして存 在するため、リクエストBの1stラインはリクエスト 受け付けレジスタ34 iに、2ndラインはリクエスト 受け付けレジスタ24hに、3rdラインはリクエスト 受け付けレジスタ14gに、4thラインはリクエスト 受け付けレジスタO4fに格納される。リクエストAの 2 n d ラインが主記憶装置に出力された次のタイミング でリクエストBの1stラインが主記憶リクエスト受け 付けレジスタ15に出力される。リクエストBの1st ラインが主記憶装置3に出力された次のタイミングでリ クエストBの2ndラインが、次に3rdラインが、次 に4 t h ラインが主記憶リクエスト受け付けレジスタ1 5に出力されていく。

【0036】次に5ライン構成リクエストCが出力レジ スタ9に入るとリクエストライン構成判別部4kでリク エストのライン構成数と先行リクエストBがリクエスト ライン制御部4内にあることが判別される。リクエスト Cの場合、先行リクエストBの最終ラインが次のタイミ ングで主記憶装置3に出力されるため、リクエストの1 stラインがリクエスト受け付けレジスタ44jに、2 ndラインがリクエスト受け付けレジスタ34iに、3 rdラインがリクエスト受け付けレジスタ24hに、4 thラインがリクエスト受け付けレジスタ14gに、5 thラインがリクエスト受け付けレジスタO4fに格納 される。そして、リクエストBの4thラインが主記憶 装置3に出力された次のタイミングからリクエストCの 1stライン、2ndライン、3rdライン、4thラ イン、5 t h ラインと順に主記憶リクエスト受け付けレ ジスタ15に出力されていく。

【0037】リクエスト受け付けVビットレジスタ $0\sim44a\sim$ eは、それぞれリクエスト受け付けレジスタ $0\sim44f\sim$ jに対応しており、リクエストの最終ラインが該ステージレジスタにある時に"1"となる。

【0038】次に、図3のリプライリクエストライン制 御部5を図5のタイムチャートを用いて説明を行う。図 5は、本発明実施の形態のリプライリクエストライン制 御部5内部の動作を示すタイムチャートである。

【0039】まず、リプライリクエストライン制御部5がリクエストの受け付け可能タイミング、つまり先行リクエストがないため、リプライリクエスト受け付け可能レジスタ5aが"1"となっている。

【0040】5ライン構成リプライリクエストDが主記 憶リプライリクエスト出力レジスタ16にある場合、次のタイミングでリプライリクエスト受け付け可能レジスタが"1"となり、リプライリクエストの1stラインがリプライリクエスト受け付けレジスタ05fに格納される。次に、リプライリクエスト種別判別部5kでリプ

ライリクエストDのリクエストコードを判別し、リプライリクエストライン構成判別レジスタ5 bを "1"とする。このとき、リプライリクエスト受け付けレジスタ15gにリプライリクエストDの1stラインが、リプライリクエスト受け付けレジスタ05fに2ndラインが格納され、リプライリクエストライン構成判別部51でリクエストライン構成数が判別できる。

【0041】リプライリクエストDは5ライン構成のため、リプライリクエストライン構成判別レジスタ5bが"1"となった次のタイミングからリプライリクエスト受け付けVビットレジスタ0~2 5c~eが順に

"1"となり、リプライリクエスト受け付けレジスタ2 \sim 4 5h \sim jにリプライリクエストDの1stラインが格納されていく。

【 0 0 4 2】リプライリクエスト受け付けVビットレジスタ25eが"1"になったとき、リプライリクエスト受け付けレジスタ4~0 5j~fにリプライリクエストDの1stラインから5thラインがそろうので、リクエストを1ライン化してリプライリクエスト受け付けレジスタ14にリプライリクエストDを出力する。

【0043】2ライン構成リクエストEが主記憶リプライリクエスト出力レジスタ16にある時、次のタイミングでリプライリクエスト受け付け可能レジスタ5aが

"1"となり、リプライリクエスト受け付けレジスタ05fにリクエストEの1stラインが格納される。リプライリクエスト種別判別部5kでリクエストコードによりリプライリクエストEの種別が判別されると、次のタイミングでリプライリクエストライン構成判別レジスタ5bが"1"となる。このとき、リプライリクエスト受け付けレジスタ15gにリプライリクエストEの1stラインが、リプライリクエスト受け付けレジスタ05fに2ndラインが格納される。ここで、リプライリクエストライン構成判別部51でリプライリクエストEのライン構成数を判別する。リプライリクエストEは2ライン構成リクエストであることが判別されると、1ライン代され、次のタイミングでリプライリクエスト受け付レジスタ14に出力される。

【0044】4ライン構成リクエストFが主記憶リプライリクエスト出力レジスタ16にある場合、次のタイミングでリプライリクエスト受け付け可能レジスタ5aが"1"となる。このとき、リプライリクエスト受け付けレジスタ0 5fにリプライリクエスト 種別判別部5kでリクエストコードによりリクエストの種別が判別されると、次のタイミングでリプライリクエストライン構成判別レジスタ5bが"1"となる。このとき、リプライリクエスト受け付けレジスタ15gにリプライリクエストテの1stラインが、リプライリクエスト受け付けレジスタ 05fに2ndラインが格納される。リプライリクエストライン構成判別部51でリプライリクエスト

のライン構成数が判別されると、リプライリクエスト受け付けVビットレジスタ $1\sim25$ d \sim eが順に"1"となる。この時、リプライリクエスト受け付けレジスタ3 \sim 4 5 i \sim jにリプライリクエストFの1 s t ラインが順に格納される。リプライリクエストFの2 n d ライン、3 r d ライン、4 t h ラインは、リプライリクエスト受け付けレジスタ0 5 f に入ったら、順にリプライリクエスト受け付けレジスタ $1\sim$ 4 5 g \sim j に格納されていく。リプライリクエスト受け付けVビットレジスタ2 5 eが"1"になったとき、リプライリクエスト受け付けレジスタ4 5 j、リプライリクエスト受け付けレジスタ2 \sim 0 5 h \sim f にリプライリクエストFの1 s t ラインから4 t h ラインがそろうので、リクエストを1 ライン化してリプライリクエスト受け付けレジスタ1 4 にリプライリクエスト

【0045】リプライリクエスト受け付け可能レジスタ5a、リプライリクエストライン構成判別レジスタ5b、リプライリクエスト受け付けVビットレジスタ $0\sim25c\sim e$ は、それぞれリプライリクエスト受け付けレジスタ $0\sim45f\sim j$ に対応しており、リプライリクエストの1stラインが該ステージレジスタにある時に"1"となる。

【0046】図7は、本発明実施の形態の情報処理システムの構成を示すブロック図である。ネットワーク制御装置2に、複数の演算処理装置1と複数の主記憶装置3と入出力装置50が接続されている。

[0047]

【発明の効果】本発明のネットワーク制御装置により、 従来と同一規模のネットワーク制御装置を構成する場合 には主記憶装置とネットワーク装置のインタフェース数 を増加させることなくネットワーク制御装置のハードウ ェア量が削減でき、演算処理装置と主記憶装置の構成数 が増加しても、従来に比べて規模の大きなシステムを構 成することが可能となる。

【0048】また、リクエストライン制御部、リプライリクエストライン制御部においてリクエスト種別によりリクエストライン構成数を可変にして制御を行うことにより、リクエストを柔軟に処理することが可能となり、リプライリクエスト処理におけるリクエストタグ保持バッファを読み出す処理が削除されるので、リプライリクエスト処理の待ち時間を削減することが可能となる。

【図面の簡単な説明】

【図1】本発明実施の形態の情報処理装置の構成を示す ブロック図である。

【図2】本発明実施の形態のリクエストのライン構成を 実際に2、4または5ライン構成としたときのリクエス トライン制御部4の構成を示すブロック図である。

【図3】本発明実施の形態のリクエストのライン構成を 実際に2、4または5ライン構成としたときのリプライ リクエストライン制御部 5の構成を示すブロック図で ある。

【図4】本発明実施の形態のリクエストライン制御部4 内部の動作を示すタイムチャートである。

【図5】本発明実施の形態のリプライリクエストライン 制御部5内部の動作を示すタイムチャートである。

【図6】本発明実施の形態の2、4、5ライン構成のリ クエストの構成を示す図である。

【図7】本発明実施の形態の情報処理システムの構成を 示すブロック図である。

【図8】特許第2731761号の構成を示すブロック 図である。

【符号の説明】

- 演算処理装置 1
- ネットワーク制御装置 2
- 3 主記憶装置
- リクエストライン制御部 4
- リプライリクエストライン制御部 5
- リクエスト受け付けレジスタ 6
- 7 タグクロスバ
- 8 データクロスバ
- 9 出力レジスタ
- 10 リプライタグ出力レジスタ
- リプライデータ出力レジスタ 11
- リプライタグクロスバ 12
- リプライデータクロスバ 13
- リプライリクエスト受け付けレジスタ 14
- 15 主記憶リクエスト受け付けレジスタ
- 17 WA
- 主記憶リプライリクエスト出力レジスタ 16
- リクエストタグ保持バッファ 18
- 19 リクエストレジスタ
- 31 主記憶レジスタ

33

- 従来のネットワーク制御装置 44
- 50 入出力装置

主記憶

- 101 演算装置出力レジスタ
- 102 演算装置タグ入力レジスタ
- 演算装置データ入力レジスタ 103
- リクエスト受け付けVビットレジスタ〇 4 a
- リクエスト受け付けVビットレジスタ1 4 b
- リクエスト受け付けVビットレジスタ2 4 c
- リクエスト受け付けVビットレジスタ3 4 d
- 4 e リクエスト受け付けVビットレジスタ4
- 4 f リクエスト受け付けレジスタO
- 4 g リクエスト受け付けレジスタ1
- リクエスト受け付けレジスタ2 4 h
- リクエスト受け付けレジスタ3 4 i
- リクエスト受け付けレジスタ4 4 j
- リプライリクエスト受け付け可能レジスタ 5 a
- リプライリクエストライン構成判別レジスタ 5 b
- リプライリクエスト受け付けVビットレジスタ 5 c

0

5 d リプライリクエスト受け付けVビットレジスタ


1

5 e リプライリクエスト受け付けVビットレジスタ

2

- 5 f リプライリクエスト受け付けレジスタ〇
- リプライリクエスト受け付けレジスタ1 5 g
- リプライリクエスト受け付けレジスタ2 5 h
- 5 i リプライリクエスト受け付けレジスタ3
- リプライリクエスト受け付けレジスタ4 5 i
- 5 k リプライリクエスト種別判別部
- リプライリクエストライン構成判別部 51

【図2】



【図6】

1. 演算处理装置→主記憶装置


4ライン構成 リクエスト 5ライン構成 リクエスト TAG TAG1 DATA0 DATA1 DATAO DATA1

2. 主記憶装置→演算処理装置

4ライン構成 リクエスト TAGO TAGO TAG1 TAG1 DATA0 DATA1

5ライン構成 リクエスト TAGO TAG1


-【図1】




主記憶レジスタ 31〜ノ MAC DATA


主記憶装置 ペ³

【図3】




【図7】





【図5】



【図8】

